Family list

1 family member for: JP2000066233 Derived from 1 application

LIQUID CRYSTAL DISPLAY DEVICE

Inventor: WAKAGI MASATOSHI; ISHIHARA SHINGO; (+2)

Applicant: HITACHI LTD

IPC: G02F1/136; G02F1/1368; H01L29/786 (+10)

Publication info: JP2000066233 A - 2000-03-03

Data supplied from the esp@cenet database - Worldwide

#### LIQUID CRYSTAL DISPLAY DEVICE

Patent number: JP2000066233 Publication date: 2000-03-03

Inventor: WAKAGI MASATOSHI; ISHIHARA SHINGO; ARATANI YOSHIKAZU;

ANDO MASAHIKO

Applicant: HITACHI LTD

Classification:

G02F1/136; G02F1/1368; H01L29/786; H01L51/00; H01L51/05;

H01L51/30; G02F1/13; H01L29/66; H01L51/00; H01L51/05; (IPC1-7): G02F1/136; H01L29/786; H01L51/00

- european:


Application number: JP19980230447 19980817

Priority number(s): JP19980230447 19980817

Report a data error here

#### Abstract of JP2000066233

PROBLEM TO BE SOLVED: To provide a liquid crystal display device having FETs using an org. material as a semiconductor layer having a large mobility and a small Svalue showing the steepness of switching characteristics near the threshold by providing field effect transistors using a specified compd. in the semiconductor layer. SOLUTION: This liquid crystal display device has a FET produced by forming a gate electrode 2, gate insulating layer 3, drain electrode 4, and source electrode 5 on an insulating substrate 1 and forming a semiconductor layer 6 expressed by formula such as tetrathiotetracene, teteraselenotetracene, tetratellurotetracene or derivs. of these compds, thereon, In the formula, X1 to X4 are S. Se. or Te, R1 to R4 are hydrogen or substituents such as alkyl and halogen. By this constitution, FETs using an org. semiconductor having good threshold characteristics can be produced. By using the FETs, a liquid crystal display device with low electric power consumption and high image quality can be obtd. at a low cost.



Data supplied from the esp@cenet database - Worldwide

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-66233 (P2000-66233A) (43)公開日 平成12年3月3日(2000.3.3)

(51) Int.Cl.7		織別記号	ΡI			テーマコード(参考)
G02F	1/136	5 0 0	G 0 2 F	1/136	500	2H092
H01L	51/00		H01L	29/28		
	29/786			29/78	618B	

## 審査請求 未請求 請求項の数2 OL (全 7 頁)

(21)出顯番号	特顧平10-230447	(71)出額人	000005108		
			株式会社日立製作所		
(22)出廣日	平成10年8月17日(1998.8.17)		東京都千代田区神田駿河台四丁目6番地		
		(72)発明者	若木 政利		
			茨城県日立市大みか町七丁目1番1号 株		
			式会社日立製作所日立研究所内		
		(72) 発明者	石原 慎吾		
			茨城県日立市大みか町七丁目1番1号 株		
			式会社日立製作所日立研究所内		
		(74)代理人	100068504		
			弁理士 小川 勝男		
			弁理士 小川 勝男		

### 最終質に続く

## (54) 【発明の名称】 液晶表示装置

## (57) 【要約】

【課題】しきい値特性の急峻な有機半導体を用いたFE T及び、そのFETを用いた低コストで低消費電力、高 画質の液晶表示装置を提供する。

【解決手段】基板1上に、ゲート電極2、半導体層3、 ドレイン電極4、ソース電極5を有するFETを用いた 液晶表示装置において、半導体層3にテトラチオテトラ セン、テトラセレノテトラセン、テトラテルルテトラセ ンあるいはそれらの化合物の誘導体を用いる。

図 1

## 【特許請求の範囲】

【請求項 1 半導体層に下記一般式 (化 1)  $(\mathbf{X}_1, \mathbf{X}_2, \mathbf{X}_3, \mathbf{X}_4)$ のそれぞれは $\mathbf{S}_1$  Seもしくは $\mathbf{T}$  eを表わす。また。R  $\mathbf{R}_1$  R  $\mathbf{R}_2$  R  $\mathbf{S}_2$  R  $\mathbf{R}_3$  は大米素もしくはアルキル、ハログンなどの置換基を表わす。) で表わされる化合物を用いた電界効果型トランジスタを有する液晶表示装置。

[化1]

【請求項2】請求項1において、前記化合物の $X_1$ ,  $X_2$ ,  $X_3$ ,  $X_4$ の全てに、S, S e もしくはT e を有することを特徴とする液晶表示装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】 本発明は、半導体層に有機化 合物を用いた液晶表示装置に関する。

#### [0002]

【従来の復落】従来の電界効果型トランジスクは、半導体隔としてジリコンや、GaAs単結晶を用いたものが知られており、実用に供きれている。しかし、これらは高面であるため、より安価な存機半導体、十なわち有機物質であり、かつ電気的に半導体的特性を有するもの、具体的にはボリアセチンと使用した電界効果型トランジスタ(FET)素が解係されている「セゼワ他、ジャーナル オブ アプライド フィジックス、第54巻、No.6、3255-3269頁、F. Ebiswwet a 1、: Journal of Applied Physics、Vol.54、No.6, pp. 3255-3269頁。

【0003】また、半導体膜にチオフェンオリコマを用 いたFET (特開写8-228035号) や、ベンタセンを用い たFET (Y-Y. Lin, D. J. Gundlach, S. F. Noison, andT. N. Jackson, IEEE Transactions on Electron De vice, Vol. 44, No. 8pp. 1325-1331 (1 987) が報告されている。

【0004】特に、半導体層にペンタセンを用いたFE 丁では電界効果移動度が1.5cm/Vsと、半導体層に 非晶質Siを用いたFETと比較しても高い値を示して いる。

#### [00051

【発明が解決しようとする課題】しかし、これらの平導 体帯に有機物質を用いたFETでは、しさい値が反面ス イッチング制性の恋験性を示する質(Subtresshold Sri ng) が大きいという欠点がある。1.5cm/Vsと高い 移動変を示すペンタセンを用いたTFTのる鍵は1.7 アン/decであり、非晶質5、を用いキFETの爆性的 な値 (0.5-1.0 V/dec) と比較しても大きくなっている。

【0006】このため、これらの有機FETで十分なオンオフ比を得ようとすると、ゲート電圧を大きく変化させる必要が生じる。このため、FETを駆動するため高耐圧のドライバーが必要となり、例えば液晶ディスプレイに応用する際、コストが高くなる。また、ゲート電圧の振幅を大きくとる必要があり、消費電力も大きくなる。

【0007】そこで本発明の目的は、S値が小さく移動 度の大きい半導体限に有談物質を用いたFETを提供す ることにある。そして、本発明の他の目的は、有機FE Tを用いた液晶表示装置を提供することにある。

#### [0008]

【課題を解決するための手段】上記目的を達成するため 半導体層にテトラチオテトラセン(化2),

## [0009]

【化2】

【0010】 テトラセレノテトラセン (化3), 【0011】

[(E:3]



【0012】テトラテルルテトラセン(化4) 【0013】

[化4]



【0014】またはそれらの誘導体を適用した。これら の化合物はベンタセンと同様に分子中に多数のベンゼン 環を有する、このため、ベンタセンと同様に縮合っ共役 系となっている。このため、これらの化合物を半導体層 に用いることにより高い移動度を得ることができる。

【0015】また、これらの化合物は、ベンタセンと異なり、S, SeやTeを含有している。このためこれらの化合物ではHOMO(最高被占分子軌道)とLUMO

(最低空分子軌道) の奈が小さくなる。したがってFE Tの半導体層にこれらの有能化合物を用いると、ゲート 電圧印加によってキャリアを効率良く発生させることが できる。このため、低いS値を示すFETを作製するこ とが可能になる。

【0016】このFETでは、ゲート電圧の振幅範囲を小さくしてもト分なオンノオフルを得ることができる。 したがって、このFETを駆動するのに高部圧のドライバーを適用する必要がなくなるため、このFETを用いた機晶表示装置のコストを低減することが可能になる。また、ゲート電圧の接幅範囲を小さくすることで、消費電力の低減という効果が生まれる。このFETを被高ディスプレイに適用することにより、とびこみ電圧の防止が実現でき、両領を向上させることができる消費電力を低減することができる消費電力を低減することができる消費電力を低減することができ、バッテリなどで駆動する際、長時間使用することが可能になる。

【0017】又、このFETは無機半導体とは異なり、 高温のプロセスを省略できるため、プラスチック基板上 に形成することも可能であり、軽量のLCDやメモリカ ードELネ子等の他の半導体素予に形成できる。

#### [0018]

ハイエウ、Indiatal Hit Outley などか事けられる。また、酸化膜や窒化膜等で2層以上の膜を積層してもよい、蒸着やスペッタリング法などで成膜したあとホトリッグラフィー工程、エッチング工程でゲート電極形状に加工する。

【0019】 ついで、ゲート絶縁暑3を形成する。ゲート絶縁層3としてはSiO。SiN、Aloのなどの無候材料やボリクロロビレン、ポリエチレンテレフタレート、ポリオキシメチレン、ボリビニルクロライド、ポリフッ化ビニリデン、シアノエチルブルラン、ポリメチルメタクリレート、ポリサルフォン、ポリカーボネート、ポリイミドなどの有機材料がが挙げられる。また、2層以上の機を構開してもよい。

【0020】この上にドレイン電極4、ソース電解5を 形成加工する。ドレイン電極, ソース電極の材料として はCr, Al, Ta, Mo, Nb, Cu, Ag, Au, Pt, Pd, In, Ni, Ndやそれらの金属を用いた 合金、ボリシリコン、非晶質シリコン、螺旋化物、酸化 インジウム、インジウム・螺旋化物(ITで:Indiumli n 0xide)などが挙げられる。また、酸化療や変化瞬等で 2 類以上の販を積騰してもよい、蒸着やスペクタリング 法などで成膜したあとホトリソグラフィー工程、エッチ ング工程でドレイン電極およびソース電極形状に加工す る。

【0021】総晶ディスプレイを作製する際は、画業電 権を形成する必要がある。画業電極として遊慮型常温デ イスプレイでは頻酸化物、酸化インジウム、ITのなど の透明導電線を用いる。また、反射型ディスプレイで は、A1, Agなどの金属を用いる。画素電極とワース電 電極と同じ材料を使用する場合、画業電極をソース電極 と同時に形成加工することができる。また、異なる材料 を使用する場合は、ソース電極を形成加工する前あるい は後に画業電極を形成加工するには後に画業電極を形成加工する前あるい は後に画業電極を形成加工する。

【0022] いいで半導体層を形成する。 本発明ではこの半導体層にテトラチオテトラセン、テトラセレノテト ラセン、テトラデルルテトラセンやそれらの化合物の誘 導体を用いた。これらの化合物を蒸着法や塗布法で形成 する。この際マスク蒸着を用いて半導体層をパターニン グする方法がある。または、腰形成後ホトリングラフィ ー工程、エッチング工程で半導体層の形状を加工する方 法もある。

【0023】さらにこの上に、保護層として有機絶縁抜 やSOG (Spin on Glass) などを整治法などで形成す る。もちろ人保護層の材料によれらに限定されるわけで はない。また、2層以上の膜を積層してもよい。ゲート 電極、ドレイン電極の強子部、あるいは両減電極を踏出 するためには保護膜にスルーホールを形成する必要があ る。スルーホールを加工するためには、保護層をホトリ ソグラフィー工程、エッチング工程でエッチングする方 法や、保護層に感光性の有機地縁膜やSOGを用いる方 法で、保護層に感光性の有機地縁膜やSOGを用いる方 法がある。

【0024】以上の工程により本発明のFETを作製することができ、液晶ディスプレイを作製するためには、この上に配向膜を形成し配向処理をした後対向基板と張合せ液晶を封入する。

【0025】(実施例)以下、本発明による実施例について図面を参照して説明する。

【0026】「実施例1」図1に本発明による一実施例のFETの断面図を示す。この図面を用いて第1実施例について説明する。

【0027】総縁性基板1上に厚さ150nmのCr 膜をスパッタリング法により形成した。ついて、ホトリソグラフィー工程、エッチング工程によりゲート電航2に加工した。その上にゲート総縁局3として5iH<sub>1</sub>+N<sub>2</sub>0を服料カスとしたプラズマCVD法下厚さ200nmのSiO, 膜を成膜した。ついて、ホトリングラフ・工程、エッチング工程により電極端子部のスルーホールを形成した。その上に厚さ100nmのCr 標をスパッタリング法により成版し、ホトリングラフィー工程、エッチング工程によりドレイン電板およびソース電極の形状に加工した。さらに厚さ50nmのAuを蒸着法に

より成隣し、Cr 膜と筒様にホトリソグラフィー工程、 エッチング工程によりドレイン電極4およびソース電極 5に加工した。

【0028】この上に半導体圏として厚き100nmのテトラチオテトラセンを基準法により成康した。この 原、半導体圏を最終に形成するためにマカク番法を用 いた。以上の工程によりFETを作製することができ た。作製したFETの移動度は1cm/Vsと良好な値 を示した。また、S値は0.7V/decとaー5iFE Tとほぼ同時の値を持つことがわかった。

【0029】「実施例2」図1を用いて第2実施例について説明する。

【0030】実施例1と同様の方法で絶縁基板1上にゲート電極2、ゲート能検2、ゲート総検済3、ドンイン電極4、ソース 電極5を形成した。この上に半導体層6として厚さ100mのデトラセンノテトラセンを蒸着法により成腰した。この際、半導体層を島状に形成するためにマスク蒸着法を用いた。以上の工程によりFETを作戦することができた。作製したFETの移動度は1.8 V/decとsし、野牙 医子とほぼ同等の値を持つことがわかった。

【0031】「実施例3」図1を用いて第3実施例について説明する。

【0032】実施例上台削様の方法で絶縁蓋板1上にゲート電極2、ゲート絶様隔3、ドレイン電極4、ソース 運極5を形成した。この上に牛導体層6として厚さ10 0 nmのテトラテルルテトラセンを蒸着法により成極した。この際、半導体層を島状に形成するためにマスク落 着法を用いた。以上の工程によりFETを作撃すること ができた。作製したFETの移動度は2cm /Vともより 好な値を示した。また、S値は0.7V/dec とaーS IFETとほぼ同等の値を持つことがわかった。

【0033】「実施例4」図1を用いて第4実施例について説明する。

【0034】実施例1と両様の方法で絶縁基板1上にゲート電極2,ゲート絶縁層3,ドレイン電極4,ソース電板5を形成した。この上に半導体層6として厚さ100nmの下図の化合物(化5)を蒸着法により成膜した

[0035] [485]

【0036】この際、半導体層を島状に形成するために マスク素着法を用いた。以上の工程によりFETを作製 することができた。作製したFETの移動度は3cm// Vsと良好な値を示した。また、S値は0.6 V/dec とa-Si FETとほぼ同等の値を持つことがわかった。

【0037】「実施例5」図1を用いて第5実施例について説明する。

【0038】実施例1と同様の方法で絶縁基板1上にゲート電極2、ゲート絶縁署3、ドレイン電極4、ソース電極5を形成した。この上に半導体層6として厚さ100mmの下図の化合物(化6)を蒸着法により成膜した。

【0039】 【化6】

【0040】この際、半導体験を掲述に形成するためにマスク蒸養法を用いた。以上の工程により下ETを作製することができた。作製したFETの移動度は3cm"/Vsと良格な値を示した。また、S傾は0.6V/decとaーSi FETとほぼ同等の値を持つことがわかった

【0041】「実施例6」図2に本発明による一実施例 のアクティブマトリックス基板の資素部の平面図、図3 に要部断面図 (A-A'断面)を示す。また、図4に液 番ディスプレイの断面図を示す。これらの図面を用いて 第6実施例について説明する。

【0042】絶縁性基板1上に厚さ150nmのCr胸 をスパッタリング法により形成した。ついで、ホトリソ グラフィー工程、エッチング工程によりゲート配線7に 加工した。その上に、ゲート絶縁層3としてSiH.+ N<sub>o</sub>O を原料ガスとしたプラズマCVD法で厚さ200 nmのSiO、膜を成膜した。ついで、ホトリソグラフ ィー工程、エッチング工程により電極端子部のスルーホ ールを形成した。その上に透明導電膜として厚さ140 nmのITOをスパッタリング法で成膜した。ついで、 ホトリソグラフィー工程, エッチング工程により画素電 極8および電極端子部の被覆層を形成した。その上に厚 さ100nmのCr膜をスパッタリング法により成膜 し、ホトリソグラフィー工程、エッチング工程によりド レイン配線およびソース電極形状に加工した。さらに厚 さ50 nmのAuを蒸着法により成膜し、Cr膜と同様 にホトリソグラフィー工程、エッチング工程によりドレ イン配線9およびソース電極5に加工した。

【0043】この上に半導体層6として厚さ100nm のテトラチオテトラセンを蒸音法により成膜した。つい で、ホトリソグラフィー工程,エッチング工程により島 状に半導体層を形成した。この際、ホトリソグラフィー 工程のレジスト10として感光性のペンゾシクロプテン (BCB) を用い、エッチング工程後も除去せずに半導体際 LE機した。これにより、有機半導体験のレジスト除去時のダメージを低減できる。さらに、保護層11としてBCBを300nmの厚さに形成しホトリソグラフィーにより端子部および両索電便上のスルーホールを形成した。以上の工程によりアクティブマトリックス基板を作製した。以上の工程によりアクティブマトリックス基板を作製した。

【0045】「実施例7」図5に本発明による一実施例 のアクティブマトリックス基底の画薬部の平面図、図6 に要部断面図 (B-B'断面)を示す。また、図7に液 晶ディスプレイの断面図を示す。これらの図面を用いて 第7実施例について説明する。

【0046】絶縁性基板1上に厚さ150nmのCr脚 をスパッタリング法により形成した。ついで、ホトリソ グラフィー工程,エッチング工程によりゲート配線7に 加工した。その上に、ゲート絶縁層3としてSiH.+ N,O を原料ガスとしたプラズマCVD法で厚さ200 nmのSiO、膜を成膜した。ついで、ホトリソグラフ ィー工程、エッチング工程により電極端子部のスルーホ ールを形成した。その上に厚さ100nmのCr膜をス パッタリング法により成膜し、ホトリソグラフィーエ 程、エッチング工程によりドレイン配線およびソース電 極形状に加工した。さらに厚さ50nmのAuを蒸着法 により成膜し、Cr膜と同様にホトリソグラフィーエ 程、エッチング工程によりドレイン配線9およびソース 電極5に加工した。その上に厚さ100nmのA1をス パッタリング法で成膜した。ついで、ホトリソグラフィ 一工程、エッチング工程により画素電極8を形成した。 【0047】この上に半導体層6として厚さ100nm のテトラチオテトラセンを蒸着法により成膜した。つい で、ホトリソグラフィー工程、エッチング工程により島 状に半導体層を形成した。この際、ホトリソグラフィー 工程のレジスト10として感光性のBCBを用い、エッ

チング工軽後も除去せずに半碳水粉上に残した。これに より、有線半導体膜のレジスト除去時のダメージを低減 できる。さらに、保護解 11としてBCBを300 n m の厚さに形成しホトリングラフィーにより端子部のスル ーホールを形成した。以上の工程によりアクティブマト リックメ来版を作製した。

【0048】のいでアクティブマトリックス基板12上に厚さ200mの配向膜13をスピンコート法で形成した風向処理した後、直径44mスペーサビー314を散布し対向基板15と張合せた。 液晶16を対入した後、パネルの表前に編向板17を貼合せ液温パネルを作製した。 端子能に駆動用のドライン・チップ18を実装して反射型液晶ゲイスプレイを作製した。この液晶ディスプレイはゲー序動範定−10V,+20VとョーSi7トETを用いた液晶パネルと同等である。この条件でコントラス10以上と良好が画質を得ることができた。

## [0049]

【発明の効果】上記発明によれば、しきい値特性の良好 な有機半導体を用いたFET作奨できる。このFETを 適用することにより低コストで低消費電力で高画質の液 品表示装機を提供することが可能になる。

### 【図面の簡単な説明】

【図1】本差明による実施例のFETの断面図である。 【図2】第6実施例のアクティブマトリックス基板の衝 素部平面図である。

【図3】第6実施例のアクティブマトリックス基板の要 部断面図 (A-A' 断面) である。

【図4】第6実施例の液晶ディスプレイの要部断面図である。


【図5】第7実施例のアクティブマトリックス基板の画 素部平面図である。

【図6】第7実施例のアクティブマトリックス基板の要 部断面図 (B-B'断面)である。 【図7】第7実施例の液晶ディスプレイの要部断面図で

## 【符号の説明】

ある。

1 … 絶縁基板、2 … ゲート能極、3 … ゲート絶縁層、4 … ドレイン電機、5 … ソース電振、6 … 半専序機、7 … ゲート配線、8 … 画素電機、9 … ドレイン配線、1 … レジスト、1 1 … 保護閥 1 2 … アクティブマトリック ス基板、1 3 … 配向膜、1 4 … スペーサビーズ、1 5 … 対向基板、1 6 … 被晶、1 7 … 偏向板、1 8 … ドライバーチップ、1 9 … バックライト、2 0 … カラーフィルタ、2 1 … 対向電極。



フロントページの続き

(72) 発明者 荒谷 介和

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72)発明者 安藤 正彦

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内

F ターム(参考) 2H092 KA05 KA09 KA12 KA13 KA18

KA20 KB13 KB14 KB24 MA04

MA05 MA08 MA13 MA17 NA24

NA25 NA28